Pat
J-GLOBAL ID：200903084320205683
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995332230
Publication number (International publication number)：1997172079
Application date： Dec. 20, 1995
Publication date： Jun. 30, 1997
Summary：
【要約】【課題】 配線間に生ずる電気力線を最大限遮ることができ、各配線間の誘電率が均一であり、半導体デバイスとして信頼性が高い半導体装置を得る。【解決手段】 複数の金属配線としてのAl-Si-Cu膜105間に形成されるシリコン酸化膜107を有する半導体装置である。シリコン酸化膜107中には、Al-Si-Cu膜105の厚さに対応した上下端を持つ空洞108が形成されている。
Claim (excerpt)：
複数の金属配線間に形成されるシリコン酸化膜を有する半導体装置において、前記シリコン酸化膜中には、前記金属配線の厚さに対応した上下端を持つ空洞が形成されていることを特徴とする半導体装置。
IPC (4)：
H01L 21/768
, C23C 14/00
, C23F 4/00
, H01L 21/3065
H01L 21/90 K
, C23C 14/00 B
, C23F 4/00 E
, C23F 4/00 A
, H01L 21/302 C
, H01L 21/90 V
, H01L 21/90 N
