Pat
J-GLOBAL ID:200903084320816631
半導体素子の製造装置
Inventor:
Applicant, Patent owner:
Agent (1):
大岩 増雄
Gazette classification:公開公報
Application number (International application number):1997079823
Publication number (International publication number):1998275774
Application date: Mar. 31, 1997
Publication date: Oct. 13, 1998
Summary:
【要約】【課題】 成膜室内の排気時間を短縮させる。【解決手段】 処理室11内で基板ステージ15に被処理基板18を装着して、基板ステージ15をプラテン機構17により回動し被処理基板18に傾斜をつけた状態で、基板処理手段13により被処理基板18を処理するようにした半導体素子の製造装置において、傾斜をつけた被成膜基板18と基板処理手段13とを密閉した成膜室20を形成し、成膜室20に排気口12を設けたものである。
Claim (excerpt):
処理室内で基板ステージに被処理基板を装着して、上記基板ステージを回動し上記被処理基板に傾斜をつけた状態で、基板処理手段により上記被処理基板を処理するようにした半導体素子の製造装置において、上記被処理基板に傾斜をつけたときに上記基板ステージにより密閉した成膜室を形成し、上記成膜室に排気口を設けたことを特徴とする半導体素子の製造装置。
IPC (6):
H01L 21/203
, C23C 14/34
, C23F 4/00
, G02F 1/13 101
, H01L 21/285
, H01L 21/3065
FI (6):
H01L 21/203 S
, C23C 14/34 M
, C23F 4/00 A
, G02F 1/13 101
, H01L 21/285 S
, H01L 21/302 B
Return to Previous Page