Pat

J-GLOBAL ID：200903084328251056

強誘電体メモリ

Inventor： 安達 日出夫
Applicant, Patent owner： オリンパス光学工業株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991239696
Publication number (International publication number)：1993082761
Application date： Sep. 19, 1991
Publication date： Apr. 02, 1993
Summary：

【要約】【目的】この発明の強誘電体メモリは、隣接するメモリセルへのクロストーク及び非選択セルの記憶状態の破壊を防止してSNを向上し、選択したメモリセルに対する情報の記録、再生を確実に行うために、強誘電体薄膜と非線形抵抗体薄膜、を中間電極を介して積層し、複合層状膜を挟むように直交するストライプ電極で構成することを特徴とする。【構成】Siの半導体基板11上のメモリ駆動用の回路及び絶縁膜12上には、2層のストライプ状の下部電極13が配設されている。この下部電極13上には、ビスマス層状構造の強誘電体薄膜14が所定の熱処理で形成される。そして、強誘電体薄膜14を挟んで下部電極13と直交して島状に中間電極15が、更にZnO-Bi2 O3 薄膜16を挟んで中間電極15上に上部電極17が形成される。

Claim (excerpt)：

ストライプ状の下部電極と、この下部電極と直交するように配設されたストライプ状の上部電極と、上記下部電極と上部電極間に配設され、両電極間に印加される電界により特定の分極状態を示す強誘電体薄膜層と、この強誘電体薄膜層と積層構造をなして、且つ上記両電極間に配設された少なくとも一層の酸化物非線形抵抗体薄膜層とを具備する強誘電体メモリに於いて、上記酸化物非線形抵抗体薄膜層は酸化亜鉛で構成されることを特徴とする強誘電体メモリ。

IPC (3)：

H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371