Pat

J-GLOBAL ID：200903084358589213

薄膜半導体装置及びその製造方法

Inventor： 納田 朋幸 ,  綾 洋一郎 ,  佐野 景一
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 鳥居 洋
Gazette classification：公開公報
Application number (International application number)：1995068368
Publication number (International publication number)：1996213632
Application date： Mar. 27, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】 薄膜多結晶半導体膜の結晶粒径分布に着目し、ドレイン端での電界強度を低減して薄膜半導体装置の特性向上を図ることを目的とする。【構成】 poly-Si膜2にチャンネル部2aとソース部2bとドレイン部2cとが形成され、前記チャンネル部2aに対向する位置にゲート絶縁膜5を介してpoly-Si膜から成るゲート電極3が形成されて成り、前記ゲート電極3が、第1の電極部3aと第2の電極部3bから成るダブルゲート構造を有し、第1の電極部3aは前記ソース部2bに近い側に、第2の電極部3bは前記ドレイン部2cに近い側にそれぞれ小粒径結晶領域を有し、この小粒径結晶領域にて高抵抗部が形成されている。

Claim (excerpt)：

薄膜多結晶半導体層にチャンネル部とソース部とドレイン部とが形成され、前記チャンネル部に対向する位置に絶縁膜を介して多結晶半導体膜から成るゲート電極が形成された薄膜半導体装置において、前記ゲート電極が、前記ソース部及びドレイン部に近い側に高抵抗部を有していることを特徴とする薄膜半導体装置。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500

FI (2)：

H01L 29/78 617 N ,  H01L 29/78 617 M