Pat

J-GLOBAL ID：200903084480402850

制御信号発生回路,パルス幅変調回路,遅延制御回路およびクロック発生回路

Inventor： 坂東 昭則 ,  東井 秀夫
Applicant, Patent owner： 株式会社メガチップス
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1993115628
Publication number (International publication number)：1994326574
Application date： May. 18, 1993
Publication date： Nov. 25, 1994
Summary：

【要約】【目的】 高周波数のクロックを用いることなく、高精度,高分解能の制御信号を発生すること。【構成】 位相差検出回路2により遅延回路1の入力と出力の位相差を検出し、位相差電圧変換回路3によりこの位相差に応じた電圧を発生し、これを遅延回路1にその遅延量制御電圧として印加することにより、その遅延量を制御するようにした。

Claim (excerpt)：

クロック信号発生回路と、該回路より出力されるクロック信号を入力する遅延回路と、該遅延回路から出力される遅延信号と前記クロック信号発生回路から出力されるクロック信号との位相差を検出する位相差検出回路と、該位相差検出回路から出力される位相差信号を電圧に変換する位相差電圧変換回路と、該変換回路からの遅延量制御電圧を前記遅延回路に入力して該遅延回路から出力される制御信号を出力選択する出力選択回路とを備えたことを特徴とする制御信号発生回路。

IPC (3)：

H03K 5/135 ,  H03K 7/08 ,  H03L 7/081

Patent cited by the Patent：

Cited by examiner (5)

• 特開平2-141121
  
• 特開平3-289813
  
• 特開平4-000910
  
• 特開平2-296410
  
• 特開平4-192914