Pat

J-GLOBAL ID：200903084491681300

電界効果トランジスタ

Inventor： 徳田 博邦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1993142424
Publication number (International publication number)：1995015018
Application date： Jun. 15, 1993
Publication date： Jan. 17, 1995
Summary：

【要約】【目的】 ゲート長を0.2μm以下にまで短縮しても短チャネル効果が抑止され、更に高周波化、高利得化が可能となる新規な構造の電界効果トランジスタを提供する。【構成】 化合物半導体基板の一主面に形成された凹凸部と、前記凹凸部における凸部上面と凹部底面、または前記凸部上面と前記化合物半導体基板の他主面に夫々被着され前記化合物半導体基板とオーミック接合をなす第一の金属層と、前記凸部側面に被着され前記化合物半導体基板をショツトキ接合をなす第二の金属層とを具備してなる電界効果トランジスタ。

Claim (excerpt)：

化合物半導体基板の一主面に形成された凹凸部と、前記凹凸部における凸部上面と凹部底面、または前記凸部上面と前記化合物半導体基板の他主面に夫々被着され前記化合物半導体基板とオーミック接合をなす第一の金属層と、前記凸部側面に被着され前記化合物半導体基板とショツトキ接合をなす第二の金属層とを具備してなる電界効果トランジスタ。

IPC (3)：

H01L 29/80 ,  H01L 21/338 ,  H01L 29/812

FI (2)：

H01L 29/80 V ,  H01L 29/80 B