Pat

J-GLOBAL ID：200903084559174259

半導体装置とその製造方法

Inventor： 名村 至
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992271330
Publication number (International publication number)：1994120458
Application date： Oct. 09, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】 貼り合わせSOI基板を用いた半導体装置に関し、余計な工程や電源を用いることなく、n型反転が発生しないp型SOI基板を用いた半導体装置を提供する。【構成】 活性層(3)側に1016cm-3以下のp型不純物濃度の基板を用い、支持基板(1)側に1018cm-3以上のp型不純物濃度の基板を用いた貼り合わせSOI基板を用い、このp型不純物濃度の差に起因する活性層(3)と支持基板(1)のフェルミ準位差によって活性層(3)の下部に正孔(4)を蓄積して、下地絶縁層(2)中に生じる正の固定電荷によって活性層(3)中に生じるn型反転を補償する。

Claim (excerpt)：

活性層側に1016cm-3以下のp型不純物濃度の基板を用い、支持基板側に1018cm-3以上のp型不純物濃度の基板を用いた貼り合わせSOI基板を用いたことを特徴とする半導体装置。

IPC (3)：

H01L 27/12 ,  H01L 27/08 331 ,  H01L 21/76