Pat
J-GLOBAL ID：200903084571866310
自動送受信機能を備えたマイクロコンピュ-タ
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993078261
Publication number (International publication number)：1994290129
Application date： Apr. 05, 1993
Publication date： Oct. 18, 1994
Summary：
【要約】 (修正有)【目的】 マイクロコンピュ-タの通信をマイクロコンピュ-タのプログラム制御によらず自動化してマイクロコンピュ-タの消費電力を低減し、処理効率を上げる。【構成】 中央処理装置からのアドレスバス及びデ-タバスにそれぞれバスインタフェイス52,53を介して接続される複数のデ-タバッファ54,55、伝送線に接続される送受信機能を備えたシリアル入出力部60、複数のバスインタフェイス52,53及び複数のシリアル入出力インタフェイス56,57にバス接続切替信号を出力すると共に、複数のデ-タバッファ54,55の読み出し/書込みアドレスを指定し、特定のデ-タバッファに送受信デ-タを書込んでいる間に、他のデ-タバッファに記憶された送受信デ-タを上記シリアル入出力部60又は上記デ-タバスに出力するデ-タバッファポインタ61と備え、複数のデ-タバッファ54,55はデ-タバッファ内にデ-タを受信終了又は送信終了すると割込み信号を他のデ-タバッファに出力するように構成されている。
Claim (excerpt)：
中央処理装置からのアドレスバス及びデ-タバスにそれぞれバスインタフェイスを介して接続される複数のデ-タバッファと、伝送線に接続される送受信機能を備えたシリアル入出力部と、上記シリアル入出力部と上記複数のデ-タバッファとの間にそれぞれ介装された複数のシリアル入出力インタフェイスと、上記複数のバスインタフェイス及び複数のシリアル入出力インタフェイスにバス接続切替信号を出力すると共に、複数のデ-タバッファの読み出し/書込みアドレスを指定し、特定のデ-タバッファに送受信デ-タを書込んでいる間に、他のデ-タバッファに記憶された送受信デ-タを上記シリアル入出力部あるいは上記デ-タバスに出力するデ-タバッファポインタとを具備し、上記複数のデ-タバッファはデ-タバッファ内にデ-タを受信終了あるいはデ-タバッファ内のデ-タを送信終了すると割込み信号を他のデ-タバッファに出力するように構成されていることを特徴とする自動送受信機能を備えたマイクロコンピュ-タ。
IPC (2)：
G06F 13/00 353
, G06F 15/78 510
