Pat

J-GLOBAL ID：200903084583721120

記憶素子及びその駆動方法

Inventor： 原 雅明 ,  荒谷 勝久 ,  椎本 恒則 ,  対馬 朋人
Applicant, Patent owner： ソニー株式会社
Agent (2)： 角田 芳末 ,  磯山 弘信
Gazette classification：公開公報
Application number (International application number)：2004213594
Publication number (International publication number)：2006032867
Application date： Jul. 21, 2004
Publication date： Feb. 02, 2006
Summary：

【課題】 記憶データの内容の判別が容易にできると共に、消費電力を低減することが可能な構成の記憶素子を提供する。【解決手段】 一方の電極1と他方の電極2との間に異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子11,12を備え、2つの可変抵抗素子11,12において、一方の電極1を接続して共通端子Zとし、他方の電極2を独立させて端子X,Yを設けて、合計3端子X,Y,Zとしてメモリセルを形成した記憶素子10を構成する。【選択図】 図1

Claim (excerpt)：

一方の電極と他方の電極との間に、異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、 2つの前記可変抵抗素子の各素子の前記一方の電極を接続して共通端子とし、 2つの前記可変抵抗素子の各素子の前記他方の電極を独立させてそれぞれ端子を設けて、合計3端子としてメモリセルを構成した ことを特徴とする記憶素子。

IPC (2)：

H01L 27/10 ,  G11C 13/00

FI (2)：

H01L27/10 451 ,  G11C13/00 A

F-Term (4)：

5F083FZ10 ,  5F083GA05 ,  5F083JA37 ,  5F083JA60