Pat

J-GLOBAL ID：200903084589813558

高速信号回路

Inventor： 高橋 和史
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 山内 梅雄
Gazette classification：公開公報
Application number (International application number)：1998229627
Publication number (International publication number)：2000058715
Application date： Aug. 14, 1998
Publication date： Feb. 25, 2000
Summary：

【要約】【課題】 接地電位配線パターンに設けられたスルーホール間隔に基づいて発生する特定周波数の伝搬信号の漏話の発生を回避する高速信号回路を提供する。【解決手段】 各スルーホール19間に薄膜抵抗で接地電位配線パターンを分割するように挿入することで、従来製造可能なスルーホール間隔Lの最小間隔あるいは、他の信号線路の形状の関係で配置可能なスルーホールの最小間隔が、伝搬信号の電気長に対して十分に小さい(例えばスルーホールの最小間隔が伝搬信号の電気長の約10分の1以下)とは言い難いくらいになると発生するこの接地電位配線パターンのスルーホール間隔に起因する共振を抑止することができる。これにより、マイクロストリップ線路で形成した信号線路間に配置された接地電位配線パターンのスルーホール間で等価的な共振器の形成を回避することができ、これに起因する信号線路の特定周波数の伝搬信号の漏話を抑止することができるようになる。

Claim (excerpt)：

誘電体基板と、この誘電体基板の上に配置された複数の信号線路と、前記誘電体基板の上の互いに隣接する信号線路との間に配置された複数の接地電位配線パターンと、これら接地電位配線パターンそれぞれに接地電位を供給するための複数の接地電位接続手段と、前記接地電位接続手段それぞれによって接地電位が供給されている前記複数の接地電位配線パターン同士を電気的に接続するように前記誘電体基板の上に配置され、前記接地電位配線パターンよりも電気的に高抵抗な材質からなる抵抗素子とを具備することを特徴とする高速信号回路。

IPC (3)：

H01L 23/12 301 ,  H01P 3/08 ,  H05K 1/02

FI (3)：

H01L 23/12 301 L ,  H01P 3/08 ,  H05K 1/02 P

F-Term (13)：

5E338AA02 ,  5E338AA15 ,  5E338BB02 ,  5E338BB16 ,  5E338BB25 ,  5E338BB75 ,  5E338CC02 ,  5E338CC06 ,  5E338CD32 ,  5E338EE13 ,  5J014CA08 ,  5J014CA22 ,  5J014CA42