Pat

J-GLOBAL ID：200903084612337084

薄膜トランジスタの製造方法

Inventor： 井上 聡
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991347489
Publication number (International publication number)：1993182983
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】 (修正有)【目的】 オフセット構造の薄膜トランジスタのオン電流を低減する。【構成】 基板1上に半導体薄膜2およびゲート絶縁膜3を順次に形成する第1の工程と、ゲート絶縁膜上にゲート電極4となるべき導電性の第1の層と、イオン注入用マクス5となるべき第2の層を順次に形成する第2の工程と、チャネル領域2C以外の第1および第2の層を除去し、さらに第1の層をサイドエッチングによりアンダーカットする第3の工程と、第2の層をマスクとしてイオン注入し、半導体薄膜2に不純物を添加する第4の工程と、第2の層を除去してレーザ光を照射し、不純物が添加された半導体薄膜を活性化する第5の工程とを備える。このように、イオン注入用のマスクが除去された後にレーザ光による活性化がされるので、チャネル領域2Cとソース領域2Sおよびドレイン領域2Dの界面も十分に活性化される。

Claim (excerpt)：

基板上に半導体薄膜およびゲート絶縁膜を順次に形成する第1の工程と、前記ゲート絶縁膜上にゲート電極となるべき導電性の第1の層と、イオン注入用マクスとなるべき第2の層を順次に形成する第2の工程と、チャネル領域以外の前記第1および第2の層を除去し、さらに第1の層をサイドエッチングによりアンダーカットしてゲート電極を形成する第3の工程と、前記第2の層をマスクとしてイオン注入し、前記半導体薄膜に不純物を添加する第4の工程と、前記第2の層を除去して前記ゲート電極をマスクにしてレーザ光を照射し、不純物が添加された前記半導体薄膜を活性化する第5の工程と、を備えることを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (2)：

H01L 29/78 311 P ,  H01L 21/265 B