Pat
J-GLOBAL ID：200903084648887854
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993142464
Publication number (International publication number)：1995014831
Application date： Jun. 15, 1993
Publication date： Jan. 17, 1995
Summary：
【要約】【目的】半導体装置に配線形成を行う時の構造とその製造方法において、表面凹凸が大きくなる事を防ぐ。【構成】第1の絶縁膜3上に、第2の絶縁膜4を形成し、その絶縁膜に拡散層3に達する接続用開口部と配線用パターン開口部を設け、配線材料5を成膜し、配線材料5をフォトリソグラフィ技術によらず、エッチング保護膜6を利用して、直接全面エッチングする事によって、配線形成する。これにより、配線形成後の半導体装置表面の凹凸が小さい構造が得られる。
Claim (excerpt)：
半導体基板の表面に形成された拡散層と、該拡散層上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第2の絶縁膜より形成され前記拡散層に達する第1の開口部と、前記第2絶縁膜の必要な箇所に形成された配線パターン開口部と、前記第1の開口部及び前記配線パターン開口部に形成された第1の配線材料とを含み基板表面がほぼ平坦に形成されていることを特徴とする半導体装置。
IPC (3)：
H01L 21/3205
, H01L 21/3213
, H01L 21/82
H01L 21/88 K
, H01L 21/82 W
, H01L 21/88 C
, H01L 21/88 A
Cited by examiner (6)
Show all
Return to Previous Page
