Pat
J-GLOBAL ID：200903084650323216
回路内蔵受光装置の作製方法
Inventor：
Applicant, Patent owner：
Agent (1)：
青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994058589
Publication number (International publication number)：1995273082
Application date： Mar. 29, 1994
Publication date： Oct. 20, 1995
Summary：
【要約】【目的】 エッチングを行って2層目の配線部分33を形成するとき、赤外光透過率変化を検出するタイプのエッチング終点検出器を使用でき、エッチングを正確に停止できる回路内蔵受光装置の作製方法を提供する。【構成】 第1の導電層12をパターン加工して受光素子Aおよび信号処理回路Bの配線部分21,22,23を形成するとき、第1の導電層12の一部24,25を、受光領域9全域およびスクライブラインCを覆う状態に残す。所定のエッチング液を用いてエッチングを行って第2の導電層14の一部によって信号処理回路Bの2層目の配線部分33を形成するとき、第2の導電層14および第1の導電層12のうち受光領域9上およびスクライブラインC上に存する部分を連続的にエッチングする。
Claim (excerpt)：
所定の幅を持つスクライブラインで仕切られた半導体基板の表面に、反射防止膜で覆われた半導体部分と配線部分とを有する受光素子と、半導体部分と配線部分を有すると共に上記受光素子が光を受けて発生した信号を処理する信号処理回路とを形成する回路内蔵受光装置の作製方法であって、上記半導体基板の表面に、上記受光素子の半導体部分と、上記信号処理回路の半導体部分をそれぞれ形成する工程と、上記受光素子の半導体部分上および上記信号処理回路の半導体部分上に、所定の屈折率を有する反射防止膜を設ける工程と、上記反射防止膜上および上記スクライブライン上に第1の導電層を積層し、この第1の導電層をパターン加工して上記受光素子の配線部分および信号処理回路の配線部分を形成するとともに、上記受光素子の受光領域全域および上記スクライブラインを覆う状態に上記第1の導電層の一部を残す工程と、上記第1の導電層およびこの第1の導電層の下に露出した反射防止膜上に、層間絶縁膜を積層する工程と、上記層間絶縁膜のうち上記受光領域上に残された第1の導電層上の部分および上記スクライブライン上に残された第1の導電層上の部分を除去する工程と、上記層間絶縁膜上およびこの層間絶縁膜の下に露出した第1の導電層上に、第2の導電層を積層する工程と、上記反射防止膜に対するエッチングレートに比して上記第1の導電層に対するエッチングレートが大きいエッチング液を用いてエッチングを行って、上記第2の導電層の一部によって信号処理回路の2層目の配線部分を形成する一方、上記第2の導電層および第1の導電層のうち上記受光領域上および上記スクライブライン上に存する部分をエッチングして除去する工程を有することを特徴とする回路内蔵受光装置素子の作製方法。
IPC (4)：
H01L 21/306
, H01L 27/14
, H01L 31/02
, H01L 31/10
H01L 21/306 U
, H01L 27/14 Z
, H01L 31/02 A
, H01L 31/10 Z
