Pat

J-GLOBAL ID：200903084861626150

半導体装置の製造方法及び半導体装置並びにそれを使用した電子機器

Inventor： 佐々木 順彦 ,  岩崎 千里 ,  藤本 晴彦
Applicant, Patent owner： アルプス電気株式会社
Agent (1)： 志賀 正武 (外6名)
Gazette classification：公開公報
Application number (International application number)：2001065157
Publication number (International publication number)：2002270818
Application date： Mar. 08, 2001
Publication date： Sep. 20, 2002
Summary：

【要約】【課題】 ベース層の抵抗が低く、リーク電流が小さい高速化と低リークの両特性を備え、しかも小型化した半導体装置とそれを利用した電子機器を提供する。【解決手段】 ベース層とエミッタとなるシリコンエピタキシャル膜を連続して成膜し、ウエットエッチングによりシリコンエピタキシャル膜を除去してエミッタを形成する。エミッタ周囲に液晶析出法により膜厚の制御された二酸化珪素膜を形成し、エッチバックして側壁とする。エミッタとなるシリコンエピタキシャル膜にプラズマダメッジが入らないので、リーク電流が小さい半導体装置が得られる。また、エミッタ周囲の側壁の膜厚を正確に制御できるので、側壁が薄くしたがってベース抵抗を低くすることができる。

Claim (excerpt)：

プレーナ型バイポーラトランジスタの製造方法であって、第1導電型のコレクタ層が形成されたシリコン基板上に、前記第1の導電型とは反対型の第2導電型のベース領域を形成し、該ベース領域を含む前記基板全面に多結晶シリコン層と絶縁膜を順次連続的に形成した後、前記ベース領域内の活性領域の上部以外の前記絶縁膜と前記多結晶シリコン層の一部とをドライエッチングにより除去し、次いで、露出した残りの前記多結晶シリコン層をウエットエッチングにより除去して前記活性領域上にエミッタ電極部を形成した後に、該エミッタ電極部上の前記絶縁膜を除去した後、該エミッタ電極部を含む前記シリコン基板全面に液相析出法により二酸化珪素膜を形成した後に、該二酸化珪素膜をエッチバックして該エミッタ電極部に側壁を形成することを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 29/737 ,  H01L 21/331 ,  H01L 21/28 301 ,  H01L 21/316 ,  H01L 29/417 ,  H01P 1/00

FI (5)：

H01L 21/28 301 A ,  H01L 21/316 B ,  H01P 1/00 Z ,  H01L 29/72 H ,  H01L 29/50 B

F-Term (32)：

4M104AA01 ,  4M104AA07 ,  4M104BB01 ,  4M104BB40 ,  4M104DD78 ,  4M104DD84 ,  4M104EE09 ,  4M104EE15 ,  4M104FF13 ,  4M104GG06 ,  5F003AP04 ,  5F003BA97 ,  5F003BB06 ,  5F003BC07 ,  5F003BC08 ,  5F003BE07 ,  5F003BF06 ,  5F003BF90 ,  5F003BG06 ,  5F003BH07 ,  5F003BH08 ,  5F003BJ99 ,  5F003BM01 ,  5F003BP11 ,  5F003BP33 ,  5F003BP94 ,  5F003BP96 ,  5F058BA06 ,  5F058BA20 ,  5F058BC02 ,  5F058BF41 ,  5J011CA15