Pat

J-GLOBAL ID：200903084932198090

コンピュータ装置においてデータ・メモリとビデオ・メモリ・アクセス要求を統合する方法およびコンピュータ・バス構造

Inventor： ジェイムズ・テスタ ,  アンドレアス・ベクトルスハイム ,  エドワード・フランク ,  トレヴァー・クリアリイ ,  デビッド・エンバーソン ,  シャウン・フォンテーヌ・ストーム ,  ブラッドレイ・ホファート
Applicant, Patent owner： サン・マイクロシステムズ・インコーポレーテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1993139239
Publication number (International publication number)：1994318182
Application date： May. 19, 1993
Publication date： Nov. 15, 1994
Summary：

【要約】 (修正有)【目的】 全ての態様のメモリを単一のデータおよびビデオ・メモリ・アーキテクチャに統合することにより、高い機能の専用メモリ・バスをコンピュータ・システムへ接続できるようにする。【構成】 メモリ・バスがメモリ制御器へ結合され、メモリ制御器は、1つまたは複数のプロセッサを相互に接続するマルチプロセッサ・バスへ結合される。ダイナミック・ランダム・アクセス・メモリ(DRAM)、ビデオRAM(VRAM)、および不揮発性スタチックRAM(SRAM)を含むシングル・インラインメモリ・モジュール(SIMM)がメモリ・バスへ結合される。バス・プロトコルを形成するバス制御信号と、メモリ制御器からのアドレス線およびデータ線が、メモリ・バスで動作している全てのメモリ・モジュールにより共用される。SIMMはバッファ機能と変換機能を更に含み、それによりそれらの機能に関連するサービス・オーバーヘッドのメモリ制御器から解放する。

Claim (excerpt)：

少なくとも1つのプロセッサを有するプロセッサ・バスと、前記プロセッサへメモリ制御器を介して結合されるメモリ・バスとを備えるコンピュータ装置でデータ・メモリおよびビデオ・メモリ・アクセス要求を統合する方法であって、少なくとも1つのデータ・メモリ・モジュールおよび少なくとも1つのビデオ・メモリ・モジュールを前記メモリ・バスへ結合する過程と、第1のプロトコルを用いてプロセッサにより前記プロセッサ・バスを介して送られたメモリ・アクセス要求を前記メモリ制御器において検出する過程と、前記プロセッサ・バスを介して送られた前記メモリ・アクセス要求を前記メモリ制御器を用いて前記メモリ・バスのためのメモリ・アクセス要求へ変換し、第2のプロトコルを用いて前記メモリ・アクセス要求を前記メモリ・バスを介して送る過程と、前記プロセッサ・バスを介する前記メモリ・アクセス要求が前記データ・メモリ・モジュールへ向けられたものであるとすると、前記メモリ制御器は、前記プロセッサ・バスを介して受けた前記メモリ・アクセス要求に従って前記データ・メモリ・モジュールをアクセスする過程と、前記プロセッサ・バスを介する前記メモリ・アクセス要求が前記ビデオ・メモリ・モジュールへ向けられたものであるとすると、前記メモリ制御器は、前記プロセッサ・バスを介して受けた前記メモリ・アクセス要求に従って前記ビデオ・メモリ・モジュールをアクセスする過程と、前記プロセッサ・バスを介してプロセッサにより前記第1のプロトコルを用いて送られたレジスタI/Oアクセス要求を検出する過程と、前記プロセッサ・バスを介して送られた前記レジスタI/Oアクセス要求を前記メモリ制御器を用いて前記メモリ・バスのためのレジスタI/Oアクセス要求へ変換し、前記第2のプロトコルを用いて前記レジスタI/Oアクセス要求を前記メモリ・バスを介して送る過程と、を備えるコンピュータ装置においてデータ・メモリとビデオ・メモリ・アクセス要求を統合する方法。

Patent cited by the Patent：

Cited by examiner (1)

• 特開平1-193792