Pat
J-GLOBAL ID:200903084963592005

薄膜半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 杉村 次郎
Gazette classification:公開公報
Application number (International application number):1992166673
Publication number (International publication number):1993335573
Application date: Jun. 03, 1992
Publication date: Dec. 17, 1993
Summary:
【要約】【目的】 アクティブマトリクス型の液晶表示装置において、要求される特性が相違する2種類の薄膜トランジスタの活性層を共に直接堆積したポリシリコン薄膜で形成する。【構成】 例えば、周辺回路部のNMOS薄膜トランジスタ4では、直接堆積したポリシリコン薄膜12を活性層としているので、アモルファスシリコン薄膜を結晶化して得られる不均一な膜質のポリシリコン薄膜を活性層とする薄膜トランジスタと比較して、オン電流が高く、スイッチング速度のアップを図ることができる。一方、マトリクス回路部のNMOS薄膜トランジスタ3では、直接堆積したポリシリコン薄膜11を活性層としているが、全体としてのゲート絶縁膜の膜厚が第1の層間絶縁膜19の膜厚の分だけ厚くなっているので、周辺回路部のNMOS薄膜トランジスタ4に比べて消費電力を小さくすることができる。
Claim (excerpt):
絶縁基板上の異なる平面領域に、要求される特性が相違する一の薄膜トランジスタと他の薄膜トランジスタとが形成された薄膜半導体装置において、前記一の薄膜トランジスタの活性層と前記他の薄膜トランジスタの活性層が共にポリシリコン薄膜からなり、かつ前記一の薄膜トランジスタのゲート絶縁膜の膜厚と前記他の薄膜トランジスタのゲート絶縁膜の膜厚とが異なることを特徴とする薄膜半導体装置。
IPC (3):
H01L 29/784 ,  G02F 1/136 500 ,  H01L 27/12
FI (2):
H01L 29/78 311 A ,  H01L 29/78 311 G
Patent cited by the Patent:
Cited by examiner (2)
  • 特開平2-197175
  • 液晶表示装置
    Gazette classification:公開公報   Application number:特願平3-306223   Applicant:株式会社東芝

Return to Previous Page