Pat

J-GLOBAL ID：200903084982438947

半導体装置の製造方法

Inventor： 大塚 雅司
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1996180400
Publication number (International publication number)：1998027827
Application date： Jul. 10, 1996
Publication date： Jan. 27, 1998
Summary：

【要約】【課題】半導体チップとベース基板のサイズが実質的に等しく半導体装置の小型化が図れ、更に、実装が容易で量産性に優れた半導体装置の製造方法を提供すること。【解決手段】シリコンウエハ1と実質的に同一形状のセラミックのベース基板4の電極部5をシリコンウエハ1上に形成されたメッキバンプ3に合わせて、シリコンウエハ1とベース基板4とを電気的に接続する。次に、シリコンウエハ1とベース基板4との間隙に、エポキシ樹脂6を注入し硬化させて封止する。ベース基板4にエリア状に金属バンプ8を形成した後、シリコンウエハ1とベース基板4とを同一切断面で一括してダイシングする。また、シリコンウエハ1とベース基板4とを封止する際には、異方性導電膜10を用いてもよい。

Claim (excerpt)：

半導体ウエハと実質的に同一形状のベース基板を用意する工程と、前記半導体ウエハの電極部に金属バンプを形成する工程と、前記金属バンプを介して、前記半導体ウエハの電極部と前記ベース基板の上面の電極部とを電気的に接続する工程と、前記半導体ウエハと前記ベース基板との間隙を樹脂で封止する工程と、前記ベース基板の裏面の電極部に金属バンプを形成する工程と、前記半導体ウエハ、樹脂及びベース基板をダイシングする工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/60 311 ,  H01L 23/12 ,  H01L 21/301

FI (3)：

H01L 21/60 311 S ,  H01L 23/12 L ,  H01L 21/78 Q