Pat

J-GLOBAL ID：200903085080057149

半導体集積回路装置の製造方法

Inventor： 志波 和佳
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1991168088
Publication number (International publication number)：1993021808
Application date： Jul. 09, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 EPROMまたはEEPROMとアナログキャパシタが同一チップ上に搭載される半導体集積回路装置において、各誘電体膜の膜厚の任意設定を可能とする。【構成】 EPROMとアナログキャパシタとが同一チップ上に搭載された半導体集積回路装置であって、P型基板1上に、EPROM2、アナログキャパシタ3およびゲート4が形成され、表面が保護膜5により覆われている。そして、熱酸化工程の条件によってアナログキャパシタ3の酸化膜厚がEPROM2の誘電体膜の酸化膜厚より厚く設定され、かつ増速酸化の割合の設定によってアナログキャパシタ3の誘電体膜がゲート4の誘電体膜に比べて厚く形成される。

Claim (excerpt)：

EPROMまたはEEPROMと、その多結晶シリコン間電極で構成されるアナログキャパシタとを同一チップ上に搭載した半導体集積回路装置の製造方法であって、前記EPROMまたはEEPROMの層間誘電体膜と、前記アナログキャパシタの誘電体膜との間に膜厚差を設けることを特徴とする半導体集積回路装置の製造方法。

IPC (5)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/04 ,  H01L 27/088 ,  H01L 27/115

FI (3)：

H01L 29/78 371 ,  H01L 27/08 102 H ,  H01L 27/10 434