Pat
J-GLOBAL ID：200903085178011708
不揮発性半導体記憶装置の製造方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992160990
Publication number (International publication number)：1994005874
Application date： Jun. 19, 1992
Publication date： Jan. 14, 1994
Summary：
【要約】【目的】 本発明は、メモリセル領域のフローティングゲート電極の端部の丸み形状と周辺回路領域のゲート電極の端部の丸み形状とを容易に制御することが可能な不揮発性半導体記憶装置の製造方法を提供することを目的とする。【構成】 本発明は、上記目的を達成するため、フローティングゲート52、コントロールゲート55および周辺回路のゲート電極(図示せず)を形成した後に900°C以上の温度条件下でドライ酸化を行なう。
Claim (excerpt)：
メモリセル領域と周辺回路領域とを有する不揮発性半導体記憶装置の製造方法であって、半導体基板の主表面上の前記メモリセル領域に第1絶縁膜を形成する工程と、前記第1絶縁膜上に第1の方向に所定の間隔を隔てて第1導電膜を形成する工程と、前記第1導電膜上に第2絶縁膜を形成する工程と、前記半導体基板の主表面上の前記周辺回路領域に第3絶縁膜を形成する工程と、前記第2絶縁膜と第3絶縁膜との上に第2導電膜を形成する工程と、前記周辺回路領域の第2導電膜をパターニングすることによって周辺回路を構成するトランジスタのゲート電極を形成する工程と、前記メモリセル領域の第2導電膜上に前記第1の方向とほぼ直交する第2の方向に所定の間隔を隔ててレジストを形成する工程と、前記レジストをマスクとして前記第1導電膜と第2導電膜とをパターニングすることよって、フローティングゲート電極とコントロールゲート電極とを形成する工程と、前記フローティングゲート電極、前記コントロールゲート電極および前記周辺回路領域のゲート電極を900°C以上の温度条件下でドライ酸化する工程と、前記半導体基板上の全面に酸化膜を形成する工程と、前記酸化膜上に窒化膜を形成する工程とを備えた、不揮発性半導体記憶装置の製造方法。
IPC (3)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
Cited by examiner (3)
-
特開昭62-073774
-
特開昭64-045120
-
特開平1-216577
Return to Previous Page
