Pat

J-GLOBAL ID：200903085205589741

半導体素子用パッケージ及びその製造方法

Inventor： 清水 俊樹 ,  白石 順一 ,  山中 正策
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 山本 正緒
Gazette classification：公開公報
Application number (International application number)：1995029015
Publication number (International publication number)：1996222658
Application date： Feb. 17, 1995
Publication date： Aug. 30, 1996
Summary：

【要約】【目的】 枠部材ロウ付け時の反りや、半導体素子の実装時の割れを有効に防止し、銅のみの金属基体を用いた場合に近い高い放熱性を有する半導体素子用パッケージを安価に提供する。【構成】 金属基体1が銅層2と銅-タングステン合金層3の2層からなり、この金属基体1の銅層2の外周部にアルミナやコバール等からなる枠部材4が銀ロウ等のロウ材を介して固着された半導体素子用パッケージ。枠部材4によって囲まれる金属基体1の上面に、半導体素子5が金系半田を介して実装される。

Claim (excerpt)：

セラミックス又は金属からなる枠部材と金属基体とによって構成される半導体素子用パッケージであって、該金属基体が銅層と銅-タングステン合金層の2層からなり、銅層側表面に上記枠部材が接合されて半導体素子搭載面となっていることを特徴とする半導体素子用パッケージ。

IPC (4)：

H01L 23/14 ,  H01L 23/06 ,  H01L 23/12 ,  H01L 23/373

FI (4)：

H01L 23/14 M ,  H01L 23/06 B ,  H01L 23/12 F ,  H01L 23/36 M