Pat
J-GLOBAL ID：200903085217888094
負性抵抗素子及びその製造方法並びに半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
山川 政樹
Gazette classification：公開公報
Application number (International application number)：1992214759
Publication number (International publication number)：1993291591
Application date： Jul. 21, 1992
Publication date： Nov. 05, 1993
Summary：
【要約】【目的】 共鳴トンネル負性抵抗素子のリーク電流を少なく、かつ高速動作を可能にし、しかも製造を容易にする。【構成】 共鳴トンネル構造の負性抵抗素子10において、エミッタ電極20の周囲でかつ少なくとも第1,第2のバリア層14,16及び井戸層15を含む層に、1つまたは複数のp(又はn)型の導電領域22とそれに接続した制御電極21を備える。これにより、pn接合を制御電極21のバリアとして用いるので、そのダイオード構造の面積がpn接合の空乏層の伸びによって決まる。このためリーク電流が少なく、高い入力電圧まで印加できるとともに、非常に高速な動作が可能である
Claim (excerpt)：
第1の半導体よりなり第1の導電型をもつエミッタ層と、この第1の半導体中のキャリアに対してそのバンド端が高いエネルギーをもつ第2の半導体よりなる第1のバリア層と、この第2の半導体中のキャリアに対してエネルギー的に低いバンド端をもつ第3の半導体よりなる井戸層と、第1,第3の半導体中のキャリアに対してそのバンド端が高いエネルギーをもつ第4の半導体よりなる第2のバリア層と、第2,第4の半導体中のキャリアに対してエネルギー的に低いバンド端をもつ第5の半導体よりなる第1の導電型のコレクタ層を有する共鳴トンネル構造の負性抵抗素子において、前記各エミッタ層及びコレクタ層にそれぞれ接続したエミッタ電極,コレクタ電極を設け、さらにそれら電極のうち上部に位置するコレクタまたはエミッタ電極の周囲でかつ少なくとも前記第1,第2のバリア層及び井戸層を含む層に、1つまたは複数の第1の導電型と異なる第2の導電型をもつ導電領域とそれに接続した制御電極を備えたこと特徴とする負性抵抗素子。
IPC (3)：
H01L 29/88
, H01L 27/04
, H01L 29/66
