Pat

J-GLOBAL ID：200903085236342205

液晶表示素子の製造方法

Inventor： 長谷川 励 ,  春原 一之 ,  宮城 武史
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1992214418
Publication number (International publication number)：1994059228
Application date： Aug. 12, 1992
Publication date： Mar. 04, 1994
Summary：

【要約】【目的】 本発明は、高精度に基板間のギャップを規定し、柱状スペーサを形成する際の配向膜の劣化の防ぎ、優れた表示品位の得られる液晶表示素子の製造方法を提供することを目的とする。【構成】 配向膜上に保護膜を形成し、この上に柱状スペーサを形成する。【効果】 本発明によれば、高精度に基板間のギャップを規定することが可能で、しかも保護膜を用いることにより柱状スペーサを形成する際の配向膜の劣化を防ぐことができる。

Claim (excerpt)：

対向する2つの基板の対向する表面に配向膜を形成し、この後前記対向する2つの基板のうち少なくとも一方の前記基板表面に基板間の間隔を保つための柱状スペーサをエッチング液で加工形成し、これらの基板間に液晶を封入する工程を有する液晶表示素子の製造方法において、前記配向膜上に保護膜を形成する工程と、次いで前記保護膜上に前記柱状スペーサを形成する工程と、その後前記保護膜のうち前記配向膜と柱状スペーサ間に介在する部分を残し他の部分を除去する工程とを具備することを特徴とする液晶表示素子の製造方法を具備することを特徴とする液晶表示素子の製造方法。

IPC (3)：

G02F 1/13 101 ,  G02F 1/1337 ,  G02F 1/1339 500