Pat

J-GLOBAL ID：200903085326250547

接続孔の形成工程を有する半導体装置の製造方法

Inventor： 金村 龍一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1996034296
Publication number (International publication number)：1997213801
Application date： Jan. 29, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】 基板と導体配線、もしくは導体配線間の接続孔形成に関して、ボーダーレスコンタクトである場合を含め、コンタクト抵抗を低減でき、高集積で、微細な半導体装置が得られる製造方法を提供する。【解決手段】 ?@接続孔6の底部の半導体基板露出部をエッチング条件を変更することにより荒れさせる(20)表面処理を行う工程を備える。?A下部絶縁膜上に、下部導体配線を、該下部導体配線の少なくとも上表面が化学量論組成からずれた化学組成を有するメタル材とする構成で形成する。?B埋め込み導体をエッチングするとともに、このエッチングによりエッチング後の該導体の表面を荒らさせる。

Claim (excerpt)：

半導体基板上に設けられた絶縁膜にエッチングにより接続孔を形成する工程と、接続孔の底部の半導体基板露出部をエッチング条件を変更することにより荒れさせる表面処理を行う工程と、接続孔に導体を埋め込む工程を有することを特徴とする接続孔の形成工程を有する半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065

FI (4)：

H01L 21/90 C ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 21/90 A