Pat

J-GLOBAL ID：200903085337572171

不揮発性半導体記憶装置及びその製造方法

Inventor： 金森 宏治 ,  久宗 義明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993301514
Publication number (International publication number)：1995153857
Application date： Dec. 01, 1993
Publication date： Jun. 16, 1995
Summary：

【要約】 (修正有)【目的】スタックゲート型不揮発性半導体記憶素子において、書き込み・消去の低電圧化を実現すること。【構成】窒化膜サイドウォールを用いてゲート酸化膜108とトンネル酸化膜107をセルフアラインで作り分けることにより、コントロールゲート106-フローティングゲート105間容量とフローティングゲート-基板101間容量の容量結合比を高くする。

Claim (excerpt)：

第1導電型の半導体基板表面に形成された第2の導電型のソース領域及びドレイン領域と、上記ソース及びドレイン領域間のチャネル領域上に形成された第1の絶縁膜と、ドレインとソース領域上の一部に形成された第2の絶縁膜と、それ以外のドレインとソース領域上に形成された第3の絶縁膜と、上記第1の絶縁膜と上記第2の絶縁膜と上記第3の絶縁膜とを介して形成されたフローティングゲートと、そのフローティングゲート上に形成された第4の絶縁膜と、上記第4の絶縁膜を介してコントロールゲートから成る不揮発性半導体装置において、第1の絶縁膜よりも第2の絶縁膜が薄く、第2の絶縁膜より第3の絶縁膜が厚く、かつ第3の絶縁膜がソース及びドレイン領域に対して自己整合的に形成されていることを特徴とする不揮発性半導体記憶装置。

IPC (3)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792