Pat

J-GLOBAL ID：200903085349006678

薄膜トランジスタおよびその製造方法

Inventor： 和田 保 ,  梁井 健一 ,  田中 勉
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992197348
Publication number (International publication number)：1994045357
Application date： Jul. 24, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 薄膜トランジスタ(TFT) およびその製造方法に関し,TFT のオフ電流特性を向上させることを目的とする。【構成】 透明絶縁性基板1と,該透明絶縁性基板上に順次積層されたソース電極4aおよびドレイン電極4bと, 該ソース電極およびドレイン電極間を含んで形成された動作半導体層6と,ゲート絶縁膜7と,ゲート電極8とを有し,該ソース電極および/またはドレイン電極の端面と該動作半導体層との間に空間部が形成されているように構成する。

Claim (excerpt)：

透明絶縁性基板(1) と,該透明絶縁性基板上に順次積層されたソース電極(4a)およびドレイン電極(4b)と, 該ソース電極およびドレイン電極間を含んで形成された動作半導体層(6) と,ゲート絶縁膜(7) と,ゲート電極(8) とを有し,該ソース電極および/またはドレイン電極の端面と該動作半導体層との間に空間部が形成されていることを特徴とする薄膜トランジスタ。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500