Pat
J-GLOBAL ID：200903085365856347
半導体記憶装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992199480
Publication number (International publication number)：1994044800
Application date： Jul. 27, 1992
Publication date： Feb. 18, 1994
Summary：
【要約】【目的】 ECC方式による救済効率を改善することのできる半導体記憶装置を提供することを目的とする。【構成】 メモリセルアレイ(600)を行方向および列方向に複数小領域に分割する。データ読出時においてはアレイ内の異なる行および列に配置された小領域から1ビットのメモリセルを選択する。これらの同時に選択されたメモリセルのデータが同時に読出される。この同時に読出されたデータは情報ビットとエラーチェックビットとを含む。【効果】 1本のワード線からは1ビットのメモリセルのデータが読出されるだけであり、1本のワード線が不良であっても同時に読出される複数ビットデータに含まれる誤りビットの数が2ビット以上となる確率を大幅に低減することができる。ECC方式による誤り検出/訂正を実行することができ、不良ビットの救済効率が改善される。
Claim (excerpt)：
複数行および複数列のマトリクス状に配列された複数のメモリセルを有するメモリセルアレイと、与えられたアドレス信号に従って、前記メモリセルアレイから複数のメモリセルを同時に選択する選択手段とを備え、該同時に選択される複数のメモリセルは、互いに前記メモリセルアレイにおいて異なる行および異なる列上に配置される、半導体記憶装置。
IPC (2)：
G11C 29/00 302
, G06F 12/16 320
