Pat
J-GLOBAL ID:200903085410990750

表面実装部品の実装方法

Inventor:
Applicant, Patent owner:
Agent (1): 井上 一 (外2名)
Gazette classification:公開公報
Application number (International application number):1997111836
Publication number (International publication number):1998289929
Application date: Apr. 14, 1997
Publication date: Oct. 27, 1998
Summary:
【要約】【課題】 異方性導電膜を用いた表面実装部品の実装方法において、表面実装部品間隔を小さくして実装面積を減らすことができる表面実装部品の実装方法を提供することにある。【解決手段】 実装基板10に形成された配線パターン12上に異方性導電膜20を貼り付ける工程と、異方性導電膜20上に複数のICチップ30を位置決めして載せる工程と、複数のICチップ30を同時に加圧及び加熱して異方性導電膜20を介して配線パターン12に接続する工程と、を含む。
Claim (excerpt):
基板に形成された配線パターン上に異方性導電層を形成する工程と、前記異方性導電層上に複数の表面実装部品を位置決めして載せる工程と、前記複数の表面実装部品を同時に加圧及び加熱して前記異方性導電層を介して前記配線パターンに接続する工程と、を含む表面実装部品の実装方法。
IPC (3):
H01L 21/60 311 ,  H01L 21/603 ,  H05K 3/32
FI (3):
H01L 21/60 311 S ,  H01L 21/603 B ,  H05K 3/32 B

Return to Previous Page