Pat
J-GLOBAL ID：200903085582990990

固体撮像装置

Inventor：
石渡 宏明

About 石渡 宏明

, 
井原 久典

About 井原 久典

, 
山口 鉄也

About 山口 鉄也

, 
森 輝子

About 森 輝子


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998326963
Publication number (International publication number)：2000150847
Application date： Nov. 17, 1998
Publication date： May. 30, 2000
Summary：
【要約】【課題】 信号蓄積部に蓄積された信号電荷を低電圧駆動のMOSトランジスタを用いて完全に読み出す。【解決手段】 MOS型固体撮像装置において、p型基板21の内部に設けられたn型の信号蓄積部22と、この信号蓄積部22の上部で基板表面に設けられたp+ 型の表面シールド層23と、信号蓄積部22の一端に隣接して基板の上部に設けられたゲート電極25と、このゲート電極25の信号蓄積部22とは反対側の端に隣接して設けられたn型のドレイン領域24と、このドレイン領域24の下部に設けられたp+ 型のパンチスルーストッパとを具備してなり、信号蓄積部22とゲート電極25は基板表面方向で一部が重なっており、表面シールド層23は信号蓄積部22よりもゲート電極25と反対側に後退している。
Claim (excerpt)：
第1導電型の半導体基板又はウェルの内部に設けられ、光電変換して得られた信号電荷を蓄積する第2導電型の信号蓄積部と、この信号蓄積部の上部で前記基板又はウェルの表面に設けられた、該基板又はウェルよりも不純物濃度の高い第1導電型の表面シールド層と、前記信号蓄積部の一端に隣接して前記基板又はウェルの上部に設けられたゲート電極と、このゲート電極の前記信号蓄積部とは反対側の端に隣接して設けられた第2導電型のドレイン領域と、このドレイン領域の下部に設けられた、前記基板又はウェルよりも不純物濃度の高い第1導電型パンチスルーストッパとを具備してなり、前記信号蓄積部とゲート電極は前記基板又はウェルの表面方向で一部が重なっており、前記表面シールド層は前記信号蓄積部よりも前記ゲート電極と反対側に後退していることを特徴とする固体撮像装置。
F-Term (9)：
4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118CA18 ,  4M118EA07 ,  4M118EA14 ,  4M118FA06 ,  4M118FA33
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM