Pat
J-GLOBAL ID：200903085650584989
半導体素子作製方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
河野 登夫
Gazette classification：公開公報
Application number (International application number)：1991354996
Publication number (International publication number)：1993175536
Application date： Dec. 19, 1991
Publication date： Jul. 13, 1993
Summary：
【要約】【目的】 Si1-x Gex (x= 0.2±0.1)膜内に横型のPN接合を形成して、マスクに応じた任意の形状でこのPN接合を形成できる半導体素子作製方法を提供する。【構成】 Si0.8 Ge0.2 膜/Si/Sapphire構造をなす基板1のSi0.8 Ge0.2 膜1cにBイオンを注入した後アニールしてP型領域4を形成し、またSi0.8 Ge0.2 膜1cにPイオンを注入した後アニールしてN型領域6を形成し、コンタクトホール8にオーミックコンタクト用のアルミニウム9を蒸着して、横型pin フォトダイオードを作製する。
Claim (excerpt)：
Si1-x Gex (x= 0.2±0.1)膜とSi膜との積層構造中にP型領域及び/またはN型領域を形成して半導体素子を作製する方法において、前記Si1-x Gex 膜にBイオン及び/またはPイオンを注入して、前記P型領域及び/またはN型領域を形成することを特徴とする半導体素子作製方法。
IPC (4)：
H01L 31/10
, H01L 21/265
, H01L 27/12
, H01L 29/165
H01L 31/10 A
, H01L 21/265 A
