Pat
J-GLOBAL ID:200903085658138996

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮田 金雄 (外2名)
Gazette classification:公開公報
Application number (International application number):1997060800
Publication number (International publication number):1998256503
Application date: Mar. 14, 1997
Publication date: Sep. 25, 1998
Summary:
【要約】【課題】 従来の半導体装置においては、キャパシタのPtからなる上部電極に接続されるAl配線を形成後、熱処理を加えることでAl配線と上部電極を構成するPtとが反応し、キャパシタ及び金属配線の電気特性が劣化するという問題があった。【解決手段】 キャパシタの下部電極上にバリア層、ストッパ層、密着層を積層した構造とすることで、キャパシタの上部電極と、その上に形成される金属配線とが、熱処理を加えた場合においても互いに反応しないように、十分にバリア性を持たせる。また、Al配線を埋め込みコンタクトを形成するためのコンタクトホールの開口時にもオーエッチングを抑制でき、さらに、キャパシタの上部電極と、その上に積層される層間絶縁膜との密着性を確保できる。
Claim (excerpt):
半導体基板上に形成され、Ptを主成分とする物質からなる対向電極間に、高誘電体膜若しくは強誘電体膜を配置したキャパシタを有し、少なくとも上記対向電極のうち一方の電極と上記一方の電極に対し電気的に接続されるAl配線との間に、バリア層、ストッパ層、密着層が順次積層されてなる導電膜が配置形成された半導体装置において、上記バリア層は、Ti系、TiSi<SB>x</SB>系、Ta系、TaSi<SB>x</SB>系、W系、WSi<SB>x</SB>系の単体及び窒化物、酸化物、酸化窒化物若しくはRuO<SB>x</SB>(0≦x≦2)のうちのいずれかから構成され、上記ストッパ層は、Pt、Si、Pt<SB>(1-x)</SB>Si<SB>x</SB>(0<x<1)、RuO<SB>x</SB>(0≦x≦2)のうちから選ばれる一つの物質からなる単層若しくは上記物質のうちから選ばれる少なくとも二つの上記物質の積層から構成され、上記密着層は、Ti系、TiSi<SB>x</SB>系、Ta系、TaSi<SB>x</SB>系、W系、WSi<SB>x</SB>系の単体及び窒化物、Si単体のいずれかから構成されることを特徴とする半導体装置。
IPC (6):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 27/04 ,  H01L 21/822
FI (6):
H01L 27/10 681 C ,  H01L 21/28 301 R ,  H01L 21/28 301 S ,  H01L 21/28 301 T ,  H01L 27/04 C ,  H01L 27/10 621 B

Return to Previous Page