Pat

J-GLOBAL ID：200903085709733193

不揮発性半導体記憶装置

Inventor： 竹内 健 ,  田中 智晴
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996061443
Publication number (International publication number)：1997251785
Application date： Mar. 18, 1996
Publication date： Sep. 22, 1997
Summary：

【要約】【課題】 カラム系回路の回路規模を小さくして、高集積化に適した不揮発性半導体記憶装置を提供すること。【解決手段】 メモリセルへの書き込みデータをラッチ、およびメモリセルからの読み出しデータをセンス・ラッチする、多値のデータの数を2m (mは2以上の自然数)=n値としたとき、その数がm個に設定されたフリップフロップ回路FF1、FF2と、メモリセルへデータを書き込んだ後、書き込まれたデータを検証するベリファイ回路と、ベリファイ中、再度、書き込みを行うか否かを判断する書き込み終了一括検知トランジスQn5とを具備する。そして、一括検知トランジスQn5を、ベリファイ中に、フリップフロップ回路FF1の、ベリファイ読み出し結果に応じて、更新されていく書き込みデータによって制御する。

Claim (excerpt)：

多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルへデータを書き込むとき、前記メモリセルへの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を2m (mは2以上の自然数)=n値としたとき、その数がm個に設定されたデータラッチ・センスアンプ回路を含むビット線制御回路と、前記データラッチ・センスアンプ回路と前記メモリセルとを互いに接続し、前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データラッチ・センスアンプ回路へ前記読み出しデータを導くビット線と、前記メモリセルへデータを書き込むとき、前記データラッチ・センスアンプ回路にラッチされた書き込みデータに応じて、前記多値のデータに応じた書き込み制御電圧を選び、選ばれた書き込み制御電圧をビット線に与える書き込み回路と、前記メモリセルへデータを書き込んだ後、前記書き込まれたデータが所望のデータの記憶状態になっているか否かを確認するベリファイ回路とを具備することを特徴とする不揮発性半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (3)

• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-311732   Applicant：株式会社東芝
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-234767   Applicant：株式会社東芝
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平7-116676   Applicant：株式会社東芝