Pat

J-GLOBAL ID：200903085719997385

画像処理装置

Inventor： 宮本 恒晴 ,  鈴木 達久 ,  渡部 弘好
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 山内 梅雄
Gazette classification：公開公報
Application number (International application number)：1997022899
Publication number (International publication number)：1998224577
Application date： Feb. 05, 1997
Publication date： Aug. 21, 1998
Summary：

【要約】【課題】 複数の画像処理ブロックを有する画像処理装置において、拡張性の高い制御を行い、処理速度に差のある画像処理ブロック間でのデータ転送処理を効率よく行うこと。【解決手段】 画像信号線8を介して画像同期信号または画像データ信号の入力または出力を行う画像伝送部と、制御信号線101〜112を介して所定の制御情報の入出力を行う情報伝送部とを有する複数の画像処理ブロック3〜7を備え、これら画像処理ブロック3〜7の情報伝送部間を制御信号線101〜112で直列接続してなる画像処理手段と、この画像処理手段における初段の画像処理ブロック3の情報伝送部に対して制御情報を出力する情報出力部15と、画像処理手段における最終段の画像処理ブロックの情報伝送部から出力される制御情報を入力する情報入力部16とを有する制御手段2とを備えるように構成する。

Claim (excerpt)：

画像信号線を介して画像同期信号または画像データ信号の入力または出力を行う画像伝送部と、制御信号線を介して所定の制御情報の入出力を行う情報伝送部とを有する複数の画像処理ブロックを備え、これら画像処理ブロックの情報伝送部間を制御信号線で直列接続してなる画像処理手段と、この画像処理手段における初段の画像処理ブロックの情報伝送部に対して制御情報を出力する情報出力部と、画像処理手段における最終段の画像処理ブロックの情報伝送部から出力される制御情報を入力する情報入力部とを有する制御手段とを具備することを特徴とする画像処理装置。

IPC (5)：

H04N 1/21 ,  B41J 5/30 ,  B41J 29/38 ,  H04N 1/00 ,  H04N 1/32

FI (5)：

H04N 1/21 ,  B41J 5/30 Z ,  B41J 29/38 Z ,  H04N 1/00 C ,  H04N 1/32 Z