Pat

J-GLOBAL ID：200903085994079280

並列処理における条件付き演算制御回路

Inventor： 鈴木 豊
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 中村 純之助
Gazette classification：公開公報
Application number (International application number)：1992004838
Publication number (International publication number)：1993189585
Application date： Jan. 14, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】SIMD方式を改良し、効率的な条件付き演算を実現することの出来る並列演算制御回路を提供する。【構成】並列化された各演算ユニット11、12、...、2n毎に、演算結果を示す演算結果フラグを生成し、また、フラグ制御回路71、72...、7nにおいては、入力された演算結果フラグを以降の演算条件を指定する演算条件フラグに変換して各演算ユニットに出力するように構成し、各演算ユニットは演算命令の実行毎に入力される演算条件フラグを用いて命令の実行条件を修飾し、かつ演算条件フラグの生成、変換、利用は、プログラムに応じて命令供給回路40から出力される命令によって指定するように構成した。

Claim (excerpt)：

同一構造を有する複数の演算ユニットを単一のプログラムによって制御する装置において、同一構造を有する複数の演算ユニットと、上記演算ユニット毎に設けられたフラグ制御回路と、上記各演算ユニットと各フラグ制御回路に共通の1つの命令供給回路と、を備え、上記各演算ユニットは、上記命令供給回路から与えられる共通の演算命令および上記フラグ制御回路から与えられる演算条件フラグによって演算が制御され、各々供給されるデータを処理して出力し、かつ演算命令の実行毎に演算結果を示す演算結果フラグを生成して出力するものであり、上記各フラグ制御回路は、上記各演算ユニットの出力する演算結果フラグを入力し、上記命令供給回路から与えられる命令に従って、入力された演算結果フラグを以降の演算条件を指定する演算条件フラグに変換して上記の各演算ユニットに出力するものであり、上記命令供給回路は、プログラムに従って上記各演算回路および各フラグ制御回路に命令を送るものであり、上記各演算ユニットは演算命令の実行毎に入力される演算条件フラグを用いて命令の実行条件を修飾し、上記演算条件フラグの生成、変換、利用はプログラムによって制御されることを特徴とする並列処理における条件付き演算制御回路。

IPC (2)：

G06F 15/80 ,  G06F 15/16 390