Pat
J-GLOBAL ID：200903086078447335
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
船橋 國則
Gazette classification：公開公報
Application number (International application number)：1998000599
Publication number (International publication number)：1999195713
Application date： Jan. 06, 1998
Publication date： Jul. 21, 1999
Summary：
【要約】【課題】 デュアルゲートでのタングステンポリサイド構造は、高温プロセス時に不純物の相互拡散が生じ、MOSFET特性の劣化を来す。またゲート電極のN型領域とP型領域とを分離するとその間の電気的接続が困難となる。【解決手段】 PMOSFETの形成領域12とNMOSFETの形成領域13とを分離するフィールド絶縁膜21Aが半導体基板11に設けられていて、PMOSFETの形成領域12のP型のゲート電極33と、NMOSFETの形成領域13のN型のゲート電極34とがフィールド絶縁膜21A上で物理的に分離されていて、両ゲート電極33,34の分離部分に達するもので両ゲート電極33,34を被覆する絶縁膜41に形成された溝42内に、両ゲート電極33,34に接続する埋め込み導電層43が形成されたものである。
Claim (excerpt)：
第1のトランジスタ領域と第2のトランジスタ領域とを分離するフィールド絶縁膜が半導体基板に設けられていて、前記第1のトランジスタ領域上に形成された第1トランジスタのゲート電極がP型で形成され、前記第2のトランジスタ領域上に形成された第2トランジスタのゲート電極がN型で形成されていて、かつ前記P型のゲート電極と前記N型のゲート電極とが電気的に接続されている相補型電界効果トランジスタを備えた半導体装置において、前記P型のゲート電極と前記N型のゲート電極とは前記フィールド絶縁膜上で物理的に分離されていて、前記P型のゲート電極と前記N型のゲート電極とを被覆するもので前記半導体基板上に形成された絶縁膜と、前記P型のゲート電極と前記N型のゲート電極との分離部分に達するもので前記絶縁膜に形成された溝と、前記溝の内部で前記P型のゲート電極と前記N型のゲート電極とに接続するもので前記溝の内部に形成された埋め込み導電層とを備えていることを特徴とする半導体装置。
IPC (5)：
H01L 21/8238
, H01L 27/092
, H01L 27/108
, H01L 21/8242
, H01L 29/80
H01L 27/08 321 F
, H01L 27/10 621 C
, H01L 27/10 681 F
, H01L 29/80 W
