Pat

J-GLOBAL ID：200903086108621726

半導体装置

Inventor： 藤井 英治 ,  大槻 達男 ,  上本 康裕 ,  那須 徹 ,  嶋田 恭博 ,  松田 明浩
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992159222
Publication number (International publication number)：1994005810
Application date： Jun. 18, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 DRAM等で形成された強誘電体膜を用いたメモリセルにおいて、断面構造が平坦でかつシリコン基板と下電極との熱的反応を抑制する。【構成】 酸化膜5の開口を介しシリコン基板1の一主面に接して設けられた多結晶シリコン膜6上に、チタンシリサイド7と第1のPt膜8からなる下電極、強誘電体膜9および第2のPt膜10からなる上電極とで構成された容量を設けた。

Claim (excerpt)：

絶縁膜の開口を介し支持基板の一主面に接して設けられた多結晶シリコン膜上に、金属シリサイドと1層以上の金属層からなる下電極、強誘電体膜からなる容量絶縁膜および1層以上の金属層からなる上電極とで構成された容量を有する半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-087056
  
• 特開平3-087056
  
• 特開平4-014862