Pat

J-GLOBAL ID：200903086327467430

半導体装置の製造方法

Inventor： 神力 博 ,  貝塚 健志
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1993004189
Publication number (International publication number)：1994216063
Application date： Jan. 13, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 コンタクト抵抗が低い半導体装置を製造する。【構成】 p型半導体基板1と、その上にあるn型高濃度拡散層2,3と、ゲート電極4と、ゲート絶縁膜5と、素子分離絶縁膜6とを形成し、その上に層間絶縁膜9を形成した後これにコンタクト孔9aを形成する。このコンタクト孔の底部にシリコン層10を成長させた後にAsイオンを高濃度で注入し、さらにその上にチタンシリサイド層11を形成する。このチタンシリサイド層11の形成時にシリコン層の少なくも一部分はチタンシリサイドに変換され、低抵抗のコンタクトを、高濃度拡散層に損傷を与えることなく形成できる。

Claim (excerpt)：

層間絶縁膜に形成したコンタクト孔内の導電層を介して半導体基体に形成した不純物拡散層と上部配線層とを接続して半導体装置を製造するに当たり、前記不純物拡散層を形成した半導体基体上に層間絶縁膜を形成する工程と、この層間絶縁膜に上部配線層とのコンタクト孔を形成する工程と、このコンタクト孔内にシリコン層を形成する工程と、このシリコン層に不純物を導入する工程と、上記シリコン層上に高融点金属シリサイド層を形成し、上記シリコン層の一部を高融点金属シリサイド層に変換する工程と、上記高融点金属シリサイド層上及び層間絶縁膜上に上部配線層を形成する工程と、を具えることを特徴とする半導体装置の製造方法。