Pat

J-GLOBAL ID：200903086356709478

半導体記憶素子、半導体記憶装置とその製造方法及び制御方法

Inventor： 石井 智之 ,  矢野 和男 ,  関 浩一 ,  峰 利之 ,  小林 孝
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996040326
Publication number (International publication number)：1996288469
Application date： Feb. 05, 1996
Publication date： Nov. 01, 1996
Summary：

【要約】【課題】単一電子メモリにおいて、複数の記憶素子間で容易に端子を共有でき、かつ大きな電流を流すことができ、また雑音に強い半導体記憶素子を提供することにある。【解決手段】低抵抗領域間を結ぶ薄膜領域全体を覆う形で制御電極を設けた。【効果】素子の小型化が可能となり、情報の高密度の記憶が可能となる。高集積、低消費電力、不揮発の記憶装置が実現でき、システムの低消費電力化、小型化が可能となる。

Claim (excerpt)：

絶縁体上に形成された半導体よりなる薄膜領域を有し、第一、第二の低抵抗領域を有し、上記薄膜領域の一方の端部は第一の低抵抗領域と接続され、上記薄膜領域の他方の端部は第二の低抵抗領域と接続され、薄膜領域を制御する制御電極を有し、上記制御電極が上記薄膜領域の全体を覆うことを特徴とする半導体記憶素子。

IPC (6)：

H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786 ,  H01L 49/00

FI (4)：

H01L 27/10 451 ,  H01L 49/00 ,  H01L 29/78 371 ,  H01L 29/78 613 B

Patent cited by the Patent：

Cited by examiner (1)

• 特開平4-326771