Pat
J-GLOBAL ID：200903086382036791
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
永田 武三郎
Gazette classification：公開公報
Application number (International application number)：1993019640
Publication number (International publication number)：1994216082
Application date： Jan. 12, 1993
Publication date： Aug. 05, 1994
Summary：
【要約】 (修正有)【目的】 ビアホールのRIE後、2層目配線用Alを形成する前に、ビアホール内を清浄にしておく方法を提供するものである。【構成】 ビアホール10をフレオン系ガスのRIEによって開孔した後、引き続き、O2ガスのみでRIE処理することによって、レジスト8及び反応生成物5をある程度エッチングすると共に、その後に行うレジスト剥離工程でレジストや反応生成物を除去しやすい状態に変質させる。さらに、RIEプロセスによって生じたビアホール内1層目Al合金3の表面の変質層6を、リン酸+硝酸系の液で軽くエッチングすることによって、1層目Al合金3と2層目Al配線9の接続を確実なものとすることができる。
Claim (excerpt)：
基板上にレジストパターンを形成し、所定気圧の所定ガス内でRIEによって上記レジスト及びレジストパターン形成時に生じた反応生成物をエッチングし、そのエッチング部分の表面上に所定の酸化膜を形成し、そして上記エッチング部分のレジスト剥離を行うことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/302
, H01L 21/027
