Pat
J-GLOBAL ID:200903086416048921

半導体回路、半導体装置およびそれらの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山本 秀策
Gazette classification:公開公報
Application number (International application number):1995243478
Publication number (International publication number):1997092834
Application date: Sep. 21, 1995
Publication date: Apr. 04, 1997
Summary:
【要約】【課題】 絶縁基板上にNチャネル型トランジスタとPチャネル型トランジスタとを有する高性能な半導体装置、半導体回路を提供する。【解決手段】 結晶性を有するケイ素膜を利用して活性領域103n、103pが絶縁表面を有する基板101上に構成されたNチャネル型トランジスタ(NTFT)とPチャネル型トランジスタ(PTFT)とを有し、PTFTは、その活性領域103pに非晶質ケイ素膜の結晶化を助長する触媒元素を一定量含有しており、前記NTFTの活性領域103nの該触媒元素の濃度は、前記PTFTの活性領域103pの濃度よりも低いことを特徴とする。
Claim (excerpt):
絶縁表面を有する基板上に、結晶性を有するケイ素膜からなる活性領域を各々有するNチャネル型トランジスタとPチャネル型トランジスタとが相補型に構成されたCMOS構造の半導体回路であって、該Pチャネル型トランジスタは、該活性領域に非晶質ケイ素膜の結晶化を助長する触媒元素を含有しており、該Nチャネル型トランジスタの活性領域は、該触媒元素の濃度を該Pチャネル型トランジスタの活性領域の濃度よりも低くなしてある半導体回路。
IPC (5):
H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/8238 ,  H01L 27/092
FI (3):
H01L 29/78 627 G ,  H01L 21/20 ,  H01L 27/08 321 C

Return to Previous Page