Pat

J-GLOBAL ID：200903086532606370

半導体装置の製造方法

Inventor： 鮎川 あきつ
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1992147682
Publication number (International publication number)：1993343420
Application date： Jun. 08, 1992
Publication date： Dec. 24, 1993
Summary：

【要約】 (修正有)【目的】 ソース・ドレインに結晶欠陥の発生がなく、電気的リークが少なく製造歩留の高い半導体装置の製造方法を提供する。【構成】 ソース・ドレインを形成する領域のシリコン基板1を露出させ、全面にポリシリコン層4を積層し、この上からポリシリコン層4とソース・ドレインを形成する領域に不純物を注入し、この基板を窒素系ガス雰囲気中で加熱し形成されたポリシリコン層上部のSiN層6を除去した後ポリシリコン層を所定パターンにエッチングし、全面に層間絶縁膜7を積層しコンタクト穴を開孔し、コンタクト穴に配線材料を埋設しこの上に配線層を形成して半導体装置を製造する。

Claim (excerpt)：

a)ゲート酸化膜を介してゲート電極が形成されたシリコン基板上に、SiO2 膜を積層し、エッチバックを行うことによってゲート電極に隣接する側壁を形成すると共にソース・ドレインを形成する領域のシリコン基板を露出させる工程と、b)全面にポリシリコン層を積層し、この上からポリシリコン層とソース・ドレインを形成する領域に不純物を注入する工程と、c)この基板を窒素系ガス雰囲気中で加熱する工程と、d)上記加熱によって形成されたポリシリコン層上部のSiN層を除去した後ポリシリコン層を所定パターンにエッチングする工程と、e)全面に層間絶縁膜を積層し、ポリシリコン層に達するコンタクト穴を開孔し、コンタクト穴に配線材料を埋設しこの上に配線層を形成する工程、とからなる半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/90

FI (2)：

H01L 29/78 301 P ,  H01L 29/78 301 Y