Pat

J-GLOBAL ID：200903086630311001

π/4遷移QPSK変調器用パルス成形フィルタ

Inventor： 金 榮 均 ,  ▲ぜい▼ 忠 日 ,  金 ▲みん▼ 澤 ,  鄭 容 周
Applicant, Patent owner： 韓國電子通信研究院
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997114047
Publication number (International publication number)：1998093645
Application date： May. 01, 1997
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】 IS-54及びJDCにおいて採択されたπ/4遷移QPSK変調器用パルス成形フィルタに関し、シフトレジスタの段数が増加してもメモリ容量の増加率を大幅に減少することができるものである。【解決手段】 I-チャンネル、Q一チャンネルのシンボル決定回路と、この決定回路で出力された入力信号値を逆多重化する各マルチプレクサと、その各マルチプレクサから出力されたデータを奇数及び偶数シンボルクロックにより遷移する多数の値を生成するため多重化するマルチプレクサと、その多重化されたアドレス値を各々貯蔵する多数のROMテーブルと、このROMテーブルに貯蔵されたデータを多重化及び加算して出力するマルチプレクシング及び加算部によりなる。

Claim (excerpt)：

I-チャンネルとQ-チャンネルを含むπ/4遷移QPSK変調器において、偶数シンボルクロック及び奇数シンボルクロックを有する上記I-チャンネルと、上記I-チャンネルとは異なる偶数シンボルクロック及び奇数シンボルクロックを有する上記Q-チャンネルと、各々上記偶数シンボルクロック及び上記奇数シンボルクロックを受信して、各々1ビットの少なくとも2個以上の出力を有する2個のシンボル判定部を備えることを特徴とするπ/4遷移QPSK変調器用パルス成形フィルタ。