Pat

J-GLOBAL ID：200903086666347134

半導体装置,その製造方法及び半導体基板の製造方法

Inventor： 小川 雅弘 ,  折田 賢児 ,  石田 昌宏 ,  中村 真嗣 ,  今藤 修 ,  油利 正昭
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外7名)
Gazette classification：公開公報
Application number (International application number)：2001046005
Publication number (International publication number)：2001345266
Application date： Feb. 22, 2001
Publication date： Dec. 14, 2001
Summary：

【要約】【課題】 エピタキシャル成長により形成される半導体層における格子欠陥数を低減する。【解決手段】 Si基板51上に、第2のAlAs層59,第1のGaN層53第2のAlAs層60をエピタキシャル成長させる。第2のAlAs層60及び第1のGaN層53をパターニングして、凹部53aと凸部53bとを形成した後、第1,第2のAlAs層59,60の表面部を酸化させて、酸化膜からなる底面,頂面エピタキシャルマスク61,56を形成する。基板上に、第2のGaN層57をエピタキシャル成長させると、凹部53aの中央部の上方に位置する領域(欠陥領域Ra)にのみ第1のGaN層53から伝播した格子欠陥Dが存在し、その他の領域(低欠陥領域Rb)には第1のGaN層53から伝播した格子欠陥Dはほぼ存在しない。

Claim (excerpt)：

第1の半導体層を有する基板と、上記第1の半導体層に設けられ、頂面と該頂面に交差する側面とを有する少なくとも1つの凸部と、上記第1の半導体層のうち上記凸部の頂面の少なくとも一部を覆い,上記側面の少なくとも一部を開放して設けられ、上記第1の半導体層上への半導体のエピタキシャル成長の抑制機能を有する被覆層と、上記第1の半導体層の上にエピタキシャル成長により設けられた第2の半導体層とを備え、上記第2の半導体層のうち上記凸部の上方に位置する領域が能動領域として動作することを特徴とする半導体装置。

IPC (5)：

H01L 21/20 ,  C23C 16/34 ,  H01L 21/205 ,  H01S 5/22 ,  H01S 5/343 610

FI (5)：

H01L 21/20 ,  C23C 16/34 ,  H01L 21/205 ,  H01S 5/22 ,  H01S 5/343 610

F-Term (30)：

4K030AA11 ,  4K030BA38 ,  4K030BB12 ,  4K030CA04 ,  4K030FA10 ,  4K030LA14 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AF03 ,  5F045AF04 ,  5F045AF13 ,  5F045BB12 ,  5F045BB16 ,  5F045CA12 ,  5F045DA53 ,  5F045DA55 ,  5F045DB02 ,  5F045DB04 ,  5F052KA01 ,  5F073AA03 ,  5F073AA74 ,  5F073BA09 ,  5F073CA07 ,  5F073CB02 ,  5F073CB10 ,  5F073DA04 ,  5F073EA28