Pat

J-GLOBAL ID：200903086711364843

半導体装置

Inventor： 小坂 広 ,  菅原 良孝
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995015669
Publication number (International publication number)：1996213589
Application date： Feb. 02, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】電力損失が小さく、スイッチング速度が速い半導体装置を提供すること。【構成】ゲート絶縁膜下部の半導体基体表面近傍で相異なる導電型の半導体層が隣接して少なくとも3層以上形成されているMOS型半導体装置において、第1の半導体層の他方主表面側の一部分に第1導電型のキャリア引き抜きのための第1導電型の第3の半導体層を有し、この領域がMOSのゲート電極と連結されている。【効果】第3の半導体層からのキャリアの排出により、ターンオフ時の電力損失を小さくするとともにターンオフ時間を短縮して高速スイッチングが実現できる。

Claim (excerpt)：

一対の主表面を有し、第1導電型の低不純物濃度の第1の半導体層をドリフト層にもつ半導体基体において、一方主表面側には第2導電型のキャリア注入のための第2導電型の高不純物濃度の第2半導体層を有し、第2半導体層に接してアノード電極が形成され、他方主表面上に接してカソード電極と,ゲート絶縁膜を介して形成されたゲート電極とを有し、ゲート絶縁膜下部の半導体基体表面近傍では相異なる導電型の半導体層が隣接して少なくとも3層以上形成されているMOS型半導体装置において、第1の半導体層の他方主表面側の一部分に第1導電型のキャリア引き抜きのための第1導電型の第3の半導体層を有し、この領域がMOSのゲート電極と連結されていることを特徴とする半導体装置。

IPC (3)：

H01L 29/74 ,  H01L 29/744 ,  H01L 29/78

FI (4)：

H01L 29/74 N ,  H01L 29/74 C ,  H01L 29/74 D ,  H01L 29/78 655 E