Pat

J-GLOBAL ID：200903086831229788

タイマ

Inventor： 市川 武志
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1994236128
Publication number (International publication number)：1996101728
Application date： Sep. 30, 1994
Publication date： Apr. 16, 1996
Summary：

【要約】【目的】 クロックの周波数を抑えた低消費電力モードにおいても、通常動作モードと同様の周期のカウント完了信号をマイクコンピュータに与える。【構成】 nビットカウンタ50はデータP及びリロードレジスタ20で与えられた初期値に対するダウンカウント繰り返し行い、逐次カウント完了信号INT を送出する。判定回路60はシステムにおけるモードを検出し、検出結果に応じた制御信号EN0 ,EN1 をカウンタ50に与える。その検出結果が低消費電力モードであった場合、制御信号EN0 ,EN1 により、カウンタ50中の最下位ビットのカウント動作は禁止され、上位ビットのみのカウント動作が行われる。そのため、カウント完了信号INT の発生周期は通常動作モードの場合と等しくなる。

Claim (excerpt)：

与えられた初期値をクロックに同期してダウンカウントし該ダウンカウント終了する毎にカウント完了信号を送出するn(nは正の整数)ビットカウンタと、前記初期値を前記カウンタの各ビットに対応させて保持し、該初期値を前記ダウンカウントの終了時に該カウンタの各ビットに与えるリロードレジスタとを備え、前記クロックを外部システムから入力して前記カウント動作を循環して行い、前記初期値で設定される時間経過を前記カウント完了信号で該外部システムに対して知らせるタイマにおいて、前記外部システムにおける動作モードが通常動作モードか前記クロックの周波数が小さくされた低消費電力モードかを判定する判定回路を設け、前記nビットカウンタは、前記外部システムにおける動作モードが低消費電力モードであることを前記判定結果が示すとき該nビットカウンタの下位(1+α)ビット(αは零またはnより小さい正の整数)におけるカウント動作を禁止し、上位{n-(1+α)}ビットで前記初期値の上位{n-(1+α)}ビットに対するダウンカウントを行って該ダウンカウントの終了時に前記カウント完了信号を送出する構成とした、ことを特徴とするタイマ。

IPC (3)：

G06F 1/14 ,  G06F 9/30 330 ,  G06F 9/46 315