Pat

J-GLOBAL ID：200903086917311274

半導体部材の製造方法及び太陽電池の製造方法

Inventor： 西田 彰志 ,  浮世 典孝 ,  岩▲崎▼ 由希子 ,  米原 隆夫 ,  坂口 清文
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：2000099010
Publication number (International publication number)：2001284622
Application date： Mar. 31, 2000
Publication date： Oct. 12, 2001
Summary：

【要約】【課題】 厳密な陽極化成条件の設定をすることなく、支持部材側に半導体層を移設する前にシリコン単結晶部材と半導体層とが分離しないようにする。【解決手段】 用意した第1の部材又は第1の部材に形成したエピタキシャル成長層の一部の領域を残して多孔質化して多孔質層を形成する第1の工程と、多孔質層及び多孔質化されていない第1の部材又はエピタキシャル成長層上に形成した半導体層と第2の部材とを貼り合わせる第2の工程と、多孔質層内、多孔質層と第1の部材との界面又は多孔質層と半導体層との界面で分離することにより半導体層を第2の部材側に移設する第3の工程とを備えた半導体部材の製造方法であって、第1,第2の工程で、多孔質層内、多孔質層と第1の部材との界面又は多孔質層と半導体層との界面で分離されないように、第1の工程で第1の部材又はエピタキシャル成長層の一部を残して多孔質化することを特徴とする。

Claim (excerpt)：

用意した第1の部材又は該第1の部材に形成したエピタキシャル成長層の一部の領域を残して多孔質化して多孔質層を形成する第1の工程と、前記多孔質層及び前記多孔質化されていない前記第1の部材又は前記エピタキシャル成長層上に形成した半導体層と第2の部材とを貼り合わせる第2の工程と、前記多孔質層内、前記多孔質層と前記第1の部材との界面又は前記多孔質層と前記半導体層との界面で分離することにより前記半導体層を前記第2の部材側に移設する第3の工程とを備えた半導体部材の製造方法であって、前記第1,第2の工程で、前記多孔質層内、前記多孔質層と前記第1の部材との界面又は前記多孔質層と前記半導体層との界面で分離されないように、前記第1の工程で前記第1の部材又は前記エピタキシャル成長層の一部を残して多孔質化することを特徴とする半導体部材の製造方法。

IPC (4)：

H01L 31/04 ,  H01L 21/02 ,  H01L 21/3063 ,  H01L 27/12

FI (4)：

H01L 21/02 B ,  H01L 27/12 B ,  H01L 31/04 A ,  H01L 21/306 L

F-Term (9)：

5F043AA09 ,  5F043BB01 ,  5F043DD14 ,  5F043DD30 ,  5F043EE15 ,  5F043EE35 ,  5F043GG10 ,  5F051AA01 ,  5F051AA20