Pat

J-GLOBAL ID：200903086984304711

半導体装置の製造方法

Inventor： 酒井 勲美
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991234194
Publication number (International publication number)：1993075045
Application date： Sep. 13, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】従来、砒素イオン注入によりN+ 型ソース・ドレイン12を形成してから、チタンシリサイド17を形成していた。このときシリコンのイオン注入を行なってシリサイド反応を促進していたが、これがリーク電流増大の原因になっていた。本発明の目的は、シリコンのイオン注入を省いて、サリサイド構造のCMOS集積回路のソース・ドレイン拡散層のリーク電流を低減することにある。【構成】予め低濃度のN型にドープしたポリシリコンゲート電極6を形成してから、ボロンをイオン注入してPチャネルMOSFETのゲート電極をP+型ポリシリコン電極8に変える。NチャネルMOSFETはチタンシリサイド17を形成してから砒素をイオン注入してN+ 型ソース・ドレイン12を形成する。

Claim (excerpt)：

シリコン基板の一主面にフィールド酸化膜を形成して素子間分離を行なってから形成したN型半導体層領域およびP型半導体層領域にゲート酸化膜と低濃度N型ドープポリシリコンからなるゲート電極とを形成する工程と、イオン注入により前記N型半導体層領域に高濃度P型ソース・ドレインを形成する工程と、前記N型半導体領域および前記P型半導体領域のソース・ドレイン領域表面と前記ゲート電極表面とを露出したのち、高融点金属を堆積する工程と、熱処理により前記ソース・ドレイン領域上および前記ゲート電極上に前記高融点金属のシリサイド層を形成する工程と、イオン注入により前記P型半導体領域に高濃度N型ソース・ドレインを形成する工程とを含む半導体装置の製造方法。

IPC (2)：

H01L 27/092 ,  H01L 21/28 301

FI (2)：

H01L 27/08 321 E ,  H01L 27/08 321 F

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-291457
  
• 特開昭62-069666
  
• 特開昭60-198814