Pat
J-GLOBAL ID：200903087029383000
半導体記憶装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1993011496
Publication number (International publication number)：1994224389
Application date： Jan. 27, 1993
Publication date： Aug. 12, 1994
Summary：
【要約】【目的】強誘電体薄膜を容量絶縁膜としたメモリセルの初期化を不要とし、長期信頼性を有する半導体記憶装置を実現することにある。【構成】この発明の代表例を示した図1により説明すると、メモリセルのコンデンサを構成する蓄積容量の下部電極107を白金、上部電極109となるプレート電極をパラジウムで構成すると共に、これら電極間に蓄積容量絶縁膜108として50nmのPZT薄膜を介挿する。下部電極107をスイッチングトランジスタの一方の拡散層に接続し、上部電極109をプレートとして駆動する。プレート電位を電源電位と接地電位の中間、望ましくは電源電位と接地電位の和の半分に設定する。上部下部電極間の材料の組合せを、仕事関数差が生じるように設定すると共に、強誘電体薄膜を極薄く形成して強誘電体の抗電界をシフトさせて使用するところに特徴がある。
Claim (excerpt)：
強誘電体薄膜を誘電体材料とするコンデンサと、少なくともこのコンデンサの一方の端子に電気的に接続された半導体スイッチからなる半導体記憶装置において、前記コンデンサの強誘電体薄膜が半導体記憶装置の動作温度範囲で強誘電性を維持すると共に、前記コンデンサを構成する2つの電極が、仕事関数差を有する電極材料から成り、前記半導体記憶装置の動作電圧下において電極の仕事関数差に基づき前記強誘電体薄膜に分極反転を生じさせずに常誘電体的に動作させ得る構成として成る半導体記憶装置。
IPC (2)：
FI (2)：
H01L 27/10 325 J
, H01L 27/10 325 C
