Pat

J-GLOBAL ID：200903087106155740

半導体装置およびその製造方法

Inventor： 大路 譲 ,  牛山 雅弘
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1992319624
Publication number (International publication number)：1994169083
Application date： Nov. 30, 1992
Publication date： Jun. 14, 1994
Summary：

【要約】【目的】ホットキャリアやトンネル電流に対する耐性の高いMOSトランジスタと不揮発性メモリおよびその製造方法を提供する。【構成】MOSトランジスタのゲート絶縁膜内に、窒素、フッ素、塩素、りん、砒素、硼素、アルミニウム、炭素、ガリウムおよびゲルマニウムの少なくとも1種を、上記ゲート絶縁膜の厚さ方向に、濃度が周期的に変化するように含有させる。【効果】上記ゲ-ト絶縁膜を用いることにより、MOSトランジスタのホットキャリアによる特性劣化が低減され、また、上記絶縁膜を用いたフラッシュ型不揮発性メモリは、書き込み/消去の繰返しによる特性劣化が著しく低減される。

Claim (excerpt)：

第1導電型を有する半導体基板の表面領域内に所定の間隔を介して配置された上記第1導電型とは逆の第2導電型を有するソース領域およびドレイン領域と、当該ソース領域およびドレイン領域の間に介在する領域上の上記半導体基板の主表面上に形成されたゲート絶縁膜および当該ゲート絶縁膜上に形成された電極を少なくとも具備し、上記ゲ-ト絶縁膜には不純物が添加されており、当該不純物の濃度は、上記ゲ-ト絶縁膜の厚さ方向に周期的に変化していることを特徴とする半導体装置。

IPC (3)：

H01L 29/784 ,  G11C 16/02 ,  G11C 16/04

FI (2)：

H01L 29/78 301 G ,  G11C 17/00 307 D