Pat

J-GLOBAL ID：200903087127859004

化合物半導体エピタキシャルウェハ

Inventor： 佐々木 幸男 ,  菊池 幸夫 ,  豊島 敏也
Applicant, Patent owner： 日立電線株式会社
Agent (1)： 松本 孝
Gazette classification：公開公報
Application number (International application number)：1995177157
Publication number (International publication number)：1997027637
Application date： Jul. 13, 1995
Publication date： Jan. 28, 1997
Summary：

【要約】【課題】エピタキシャルウェハからデバイスを製造する過程における「基板を削る」という工程を省略するとともに、この工程に起因する歩留りの低下をなくす。【解決手段】エピタキシャルウェハからデバイスを製造する過程で基板を削らなくてもいいように、始めから薄いGaAs基板4を使用したエピタキシャルウェハを作る。基板1を削らなくてもよい基板1の厚さの範囲は、反り量の上限や寿命などから150〜240μmである。

Claim (excerpt)：

化合物半導体基板上にエピタキシー技術によって成長された化合物半導体のpn接合を少なくとも一つ以上有するエピタキシャルウェハにおいて、上記化合物半導体基板の厚さを150〜240μmとしたことを特徴とする化合物半導体エピタキシャルウェハ。

IPC (3)：

H01L 33/00 ,  H01L 21/20 ,  H01L 29/205

FI (3)：

H01L 33/00 B ,  H01L 21/20 ,  H01L 29/205