Pat
J-GLOBAL ID：200903087152021473
半導体装置の多層配線形成方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
高橋 光男
Gazette classification：公開公報
Application number (International application number)：1993287655
Publication number (International publication number)：1995122640
Application date： Oct. 22, 1993
Publication date： May. 12, 1995
Summary：
【要約】 (修正有)【目的】 高温スパッタリング時に、クラックが層間絶縁膜、バリヤメタル層自体等に発生しないように多層配線を形成する方法を提供する。【構成】 本発明の多層配線形成方法は、下層配線層14上の絶縁膜18に開孔した接続孔16を介して、下層配線層14と上層配線層22と接続するようにした半導体装置の多層配線形成方法において、接続孔内の底部及び側壁部と接続孔16の開孔肩部23近傍にバリヤメタル層20を形成する工程と、次いで、接続孔内にアルミニウムを高温スパッタ法又はリフロー法により埋め込む工程を工程とを有する。これにより、アルミニウムを接続孔に埋め込む時に、クラックがバリヤメタル層自体及び絶縁膜等に発生するのを抑制できる。
Claim (excerpt)：
下層配線層上の絶縁膜に開孔した接続孔を介して、下層配線層と上層配線層と接続するようにした、半導体装置の多層配線形成方法において、接続孔内の底部及び側壁部と接続孔の開孔肩部近傍にバリヤメタル層を形成する工程と、次いで、接続孔内にアルミニウム系配線材料を高温スパッタ法又はリフロー法により埋め込む工程とを有することを特徴とする、半導体装置の多層配線形成方法。
IPC (2)：
H01L 21/768
, H01L 21/28 301
